Huawei ha presentado oficialmente su Ley de Escalamiento de TAU, una propuesta innovadora que busca desafiar la tradicional Ley de Moore. Mientras que la industria se ha centrado históricamente en la miniaturización extrema de los componentes (hacer los transistores cada vez más pequeños), Huawei propone un cambio de paradigma enfocado en la eficiencia de la comunicación entre circuitos.
¿Qué es el «Logic Folding» o Doblado Lógico?
El núcleo de esta revolución es una arquitectura denominada Logic Folding. En lugar de intentar reducir físicamente el tamaño de los componentes a niveles que ya rozan los límites de lo posible, esta tecnología reorganiza los dispositivos dentro del chip.
La idea es «doblar» la estructura del chip para que los componentes que más interactúan entre sí estén físicamente más cerca o incluso uno encima del otro, reduciendo drásticamente la distancia que deben recorrer los datos. Esto permite que un chip fabricado con procesos menos avanzados (como 7 nanómetros) pueda ofrecer un rendimiento equivalente a tecnologías de 4 o 3 nanómetros, optimizando la velocidad de procesamiento y la eficiencia.
Impacto y aplicaciones
Esta tecnología no se limitará solo a teléfonos móviles. Huawei planea implementarla en:
- Inteligencia Artificial: Potenciando sus chips Ascend y servidores Atlas mediante interconexiones ópticas más rápidas que el cobre tradicional.
- Dispositivos de consumo: Próximos smartphones (como la serie Pura 90) y laptops utilizarán nuevos chips Kirin con esta arquitectura.
- Otros sectores: Chips para la industria automotriz, routers y wearables.
Retos y futuro
A pesar de las ventajas, el diseño de capas apiladas presenta desafíos físicos, principalmente la disipación de calor. Huawei ha señalado que ya trabaja en soluciones de gestión térmica para mantener un alto rendimiento constante.
Con una inversión masiva en I+D (donde trabaja el 55.4% de su plantilla), la compañía espera que en los próximos cinco años esta tecnología permita alcanzar velocidades y capacidades comparables a procesos de 1.4 nanómetros. El primer chip Kirin con tecnología Logic Folding se espera para finales de este año (Q4).
