En el marco de la International Electron Devices Meeting (IEDM) 2024, Intel Foundry presentó innovaciones clave destinadas a impulsar la industria de semiconductores hacia la próxima década y más allá. Entre los avances destacados se encuentra el desarrollo de materiales que mejoran las interconexiones dentro de un chip, logrando reducir la capacidad de almacenamiento eléctrico hasta en un 25 % gracias al uso de rutenio sustractivo. Además, Intel Foundry reportó, por primera vez, una mejora de 100 veces en el rendimiento mediante una solución de integración heterogénea para empaquetado avanzado, que permite un ensamblaje ultrarrápido de chip a chip.
Además, para reforzar la escalabilidad de la tecnología «gate-all-around» (GAA), también se demostró el trabajo con CMOS RibbonFET de silicio y un módulo de óxido de puerta para FET 2D escalados, optimizando así el rendimiento del dispositivo.
“Intel Foundry reafirma su liderazgo en la definición y desarrollo de la hoja de ruta para la industria de semiconductores. Nuestros últimos avances destacan el compromiso de ofrecer tecnología de vanguardia, desarrollada en los EE. UU., lo que fortalece nuestra capacidad para equilibrar la cadena de suministro global y recuperar el liderazgo nacional en fabricación y tecnología, respaldados por la Ley CHIPS de EE. UU”. – Sanjay Natarajan, vicepresidente senior y gerente general, Intel Foundry Technology Research.
A medida que la industria avanza hacia la integración de 1 billón de transistores en un chip para 2030, los avances en la escalabilidad de transistores e interconexiones, junto con las futuras capacidades de empaquetado avanzado, serán esenciales para satisfacer la creciente demanda de aplicaciones informáticas más eficientes en energía, de alto rendimiento y rentables, como la inteligencia artificial.
De igual forma, será fundamental el desarrollo de nuevos materiales que complementen el sistema de suministro de energía posterior PowerVia de Intel Foundry, aliviando la congestión de las interconexiones y permitiendo una escalabilidad continua. Estos avances son clave para prolongar la vigencia de la Ley de Moore y llevar la industria de semiconductores hacia una nueva era en aplicaciones de IA.
Intel Foundry ha identificado diversas soluciones para abordar las limitaciones anticipadas de los transistores de cobre en la escalabilidad de interconexiones para futuros nodos. Estas soluciones mejoran las técnicas de ensamblaje existentes y continúan definiendo la hoja de ruta de transistores, impulsando la escalabilidad de la tecnología «gate-all-around» y más allá.:
- Rutenio (Ru) sustractivo: para mejorar el rendimiento y las interconexiones dentro de los chips, Intel Foundry presentó el rutenio sustractivo, un material clave de metalización alternativo que utiliza resistividad de capa delgada y espacios de aire, logrando un avance significativo en la escalabilidad de interconexiones. El equipo fue el primero[3] en demostrar, en vehículos de prueba de I+D, un proceso integrado de Ru sustractivo práctico, rentable y compatible con la fabricación a gran escala. Este proceso no requiere zonas de exclusión de espacios de aire litográficas costosas alrededor de las vías ni flujos de vías auto alineadas que exigen grabados selectivos. La implementación de espacios de aire con Ru sustractivo permitió una reducción de hasta un 25% en la capacidad de almacenamiento eléctrico de línea a línea en pasos menores o iguales a 25 nanómetros (nm), destacando los beneficios de este material como un esquema de metalización capaz de reemplazar el damasco de cobre en capas de paso estrecho. Esta solución podría implementarse en los futuros nodos de Intel Foundry.
- Transferencia Selectiva de Capas (SLT): para lograr un rendimiento hasta 100 veces mayor en el ensamblaje ultrarrápido de chip a chip en empaquetado avanzado, Intel Foundry ha sido el primero en demostrar la Transferencia Selectiva de Capas (SLT, por sus siglas en inglés). Esta solución de integración heterogénea permite la fabricación de chiplets ultradelgados con una mayor flexibilidad, lo que posibilita chips de menor tamaño y relaciones de aspecto más altas en comparación con la unión tradicional de chip a oblea. Este enfoque no solo incrementa la densidad funcional, sino que también ofrece una solución más flexible y rentable para la unión híbrida o de fusión de chiplets de una oblea a otra. En última instancia, proporciona una arquitectura más eficiente y flexible, ideal para aplicaciones de inteligencia artificial.
- CMOS RibbonFET de silicio: Para llevar la escalabilidad del silicio RibbonFET «gate-all-around» a sus límites, Intel Foundry presentó transistores CMOS RibbonFET (semiconductor complementario de óxido metálico) de silicio con una longitud de puerta de 6 nm. Este avance, que combina efectos de canal corto y un rendimiento líder en la industria, se logra mediante un escalado agresivo tanto en la longitud de la puerta como en el grosor del canal. Este progreso allana el camino para la escalabilidad continua de la longitud de la puerta, un pilar fundamental de la Ley de Moore.
- Óxido de puerta para FET 2D GAA escalados: para acelerar aún más la innovación «gate-all-around» más allá de CFET, Intel Foundry presentó su trabajo en la fabricación de transistores NMOS y PMOS 2D GAA, con una longitud de puerta escalada hasta 30 nm, centrándose específicamente en el desarrollo del módulo de óxido de puerta (GOx). Esta investigación contribuye al estudio de los semiconductores bidimensionales (2D) de dicalcogenuro de metal de transición (TMD), que podrían ser un reemplazo futuro del silicio en los procesos de transistores avanzados.
Además, Intel Foundry ha avanzado en la investigación con la primera tecnología de Nitruro de Galio (GaN) de 300 milímetros (mm) en la industria, una tecnología emergente para electrónica de potencia y radiofrecuencia (RF) que ofrece un mayor rendimiento y la capacidad de soportar voltajes y temperaturas más altos que el silicio. Esta es la primera tecnología MOSHEMT (transistores de alta movilidad de electrones de semiconductor de óxido metálico) de GaN de alto rendimiento y modo de mejora escalado de la industria, fabricada en un sustrato GaN-on-TRSOI (silicio sobre aislante «rico en trampas») de 300 mm.
Los sustratos de ingeniería avanzada, como el GaN-on-TRSOI, permiten un mejor rendimiento en aplicaciones como RF y electrónica de potencia, al reducir la pérdida de señal, mejorar la linealidad de la señal y habilitar esquemas de integración avanzados que se pueden realizar mediante el procesamiento posterior del sustrato.
En la conferencia, Intel Foundry presentó su visión para el futuro del empaquetado avanzado y la escalabilidad de transistores, con el objetivo de satisfacer las demandas de todas las aplicaciones, incluida la inteligencia artificial (IA). Se identificaron tres áreas clave para la innovación, que impulsarán la próxima década hacia una IA más eficiente energéticamente:
- Integración de memoria avanzada para eliminar los cuellos de botella en capacidad, ancho de banda y latencia.
- Unión híbrida para optimizar el ancho de banda de interconexión.
- Expansión modular del sistema, acompañada de soluciones de conectividad correspondientes.
Asimismo, Intel Foundry presentó un llamado a la acción para desarrollar innovaciones críticas y revolucionarias que permitan la escalabilidad continua de transistores en la era del billón de transistores. En particular, se destacó el desarrollo de un transistor capaz de operar a voltaje ultrabajo (menos de 300 milivoltios), lo que ayudará a mitigar los cuellos de botella térmicos y resultará en mejoras significativas en el consumo de energía y la disipación térmica.
