El diseño de aceleradores de hardware de Inteligencia Artificial / Aprendizaje Automático requiere el esfuerzo de los ingenieros de hardware en conjunto con los científicos que trabajan en el área de IA / ML en sí. Hace unos años, comenzamos a ver la IA incorporada en partes de las herramientas de software de automatización de diseño electrónico (EDA), ayudando a los diseñadores de chips a acelerar el proceso de creación de hardware. A lo que estábamos «acostumbrados» a ver que la IA hacía son solo un par de cosas como la ubicación y el enrutamiento. Y tener eso automatizado es un gran problema. Sin embargo, parece que el poder de la IA para el diseño de chips no se detendrá allí. Investigadores de Google y UC Berkeley han realizado un proyecto de investigación que ayuda a la IA a diseñar y desarrollar aceleradores adaptados a la IA más pequeños y rápidos que cualquier cosa que los humanos hayan hecho.
En el artículo publicado, los investigadores presentan PRIME, un marco que creó procesadores de IA basados en una base de datos de planos. El marco PRIME se alimenta de una base de datos fuera de línea que contiene diseños de aceleradores y sus correspondientes métricas de rendimiento (por ejemplo, latencia, potencia, etc.) para diseñar aceleradores de hardware de próxima generación. Según Google, PRIME puede hacerlo sin más simulación de hardware y tiene procesadores listos para su uso. Según el documento, PRIME mejora el rendimiento de los métodos de simulación de última generación hasta en 1.2x-1.5x. También reduce el tiempo total de simulación requerido en un 93% y 99%, respectivamente. El marco también es capaz de diseñar aceleradores para aplicaciones invisibles.
